Một nguyên tắc nền tảng trong lý thuyết vận hành cho rằng: tối ưu hóa điểm nghẽn hoặc đường tới hạn (critical path) của bất kỳ quy trình nào sẽ mang lại những lợi ích đáng kể nhất. Nguyên tắc này đặc biệt đúng đối với quy trình thiết kế vi mạch tích hợp (IC).
Trong thiết kế và xác minh chip, quá trình debug (gỡ lỗi) đã trở thành một điểm nghẽn lớn. Một nghiên cứu ước tính rằng quá trình này chiếm khoảng 47% tổng thời gian xác minh đối với một thiết kế mạch tích hợp chuyên dụng (ASIC) điển hình.
Đối với các thiết kế analog mixed-signal (AMS – tín hiệu tương tự và tín hiệu hỗn hợp), thách thức này còn trở nên phức tạp hơn, bởi các kỹ sư phải tương quan hành vi tương tự liên tục với logic số rời rạc trong các kiến trúc phức tạp và trên nhiều mức độ trừu tượng khác nhau.
Các công cụ debug truyền thống, vốn thường dựa vào phân tích dạng sóng (waveform), báo cáo kiểm thử (test reports) và tệp nhật ký (log files), đơn giản là không được thiết kế để xử lý mức độ phức tạp ngày càng gia tăng này. Chúng cung cấp khả năng quan sát hạn chế và quy trình làm việc kém hiệu quả, khiến các kỹ sư phải tìm kiếm một giải pháp mạnh mẽ hơn.
Tại Siemens EDA, chúng tôi nhận thấy nhu cầu cấp thiết về một môi trường trực quan, dễ sử dụng, có khả năng xử lý đa dạng các định dạng mô hình và những cấu hình phần tử biên phức tạp, đồng thời hỗ trợ các phương pháp luận tiêu chuẩn trong ngành như Unified Power Format (UPF) và Universal Verification Methodology (UVM).
Một phương pháp mới trong gỡ lỗi AMS
Symphony Pro, một thành phần của Solido Simulation Suite, được tích hợp Mixed-Signal Visualizer (MS Visualizer) – một môi trường gỡ lỗi trực quan được thiết kế chuyên biệt để giải quyết những thách thức trong quá trình xác minh AMS hiện đại. MS Visualizer cung cấp nhiều khả năng mạnh mẽ, bao gồm:
Trực quan hóa thiết kế với nhiều cửa sổ: Cho phép các kỹ sư xác minh IC có được cái nhìn tổng thể về thiết kế, với các cửa sổ chuyên dụng dành cho cấu trúc phân cấp (hierarchy), netlist, mã nguồn (source code) và biến (variables). Tất cả đều được cập nhật động khi người dùng điều hướng trong thiết kế. Khả năng hiển thị rõ ràng này đặc biệt hữu ích khi làm việc với các cấu trúc “sandwich” phức tạp, trong đó các khối analog và digital được đan xen trong cấu trúc phân cấp của thiết kế – một đặc điểm phổ biến trong các thiết kế IC hiện đại.
Tự động tạo sơ đồ nguyên lý: MS Visualizer có khả năng tự động tạo sơ đồ nguyên lý (schematic), giúp dễ dàng trực quan hóa kết nối, xác minh ánh xạ các cổng (port mapping) và nhanh chóng xác định những điểm không nhất quán trong các thiết kế lớn có cấu trúc phân cấp.
Phân tích net tín hiệu hỗn hợp: Đối với các tín hiệu đi qua cả miền analog và digital, MS Visualizer cung cấp đồng thời biểu diễn analog và digital, cho phép các kỹ sư xác minh kiểm tra tính chính xác của quá trình chuyển đổi (A2D hoặc D2A) và xác định chính xác các vấn đề liên quan đến các phần tử biên (boundary elements).
Xử lý vấn đề: MS Visualizer giúp đẩy nhanh quá trình xử lý và khắc phục sự cố bằng cách cung cấp khả năng quan sát chuyên sâu (deep observability) cùng một quy trình gỡ lỗi trực quan và hiệu quả. Nhờ đó, các nhóm có thể rút ngắn thời gian xác minh, đảm bảo tiến độ và đưa sản phẩm ra thị trường nhanh hơn.
Sẵn sàng tìm hiểu sâu hơn?
Để tìm hiểu chi tiết hơn về cách MS Visualizer có thể đơn giản hóa và nâng cao hiệu quả quá trình xác minh AMS, hãy đọc toàn bộ tài liệu White Paper. Tài liệu bao gồm các nghiên cứu điển hình (case study) minh họa hiệu quả của MS Visualizer trên các thiết kế thực tế của khách hàng.
Liên hệ với VBTECH để được tư vấn trực tiếp:
