Trong các dự án thiết kế chip hiện đại, đặc biệt là các hệ thống SoC với hàng tỷ cổng logic, quá trình